#3/ Priority

Docket No.: 57454-011

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Akira YAMAZAKI, et al.

Serial No.:

For:

1

Filed: February 12, 2001

Group Art Unit:

MULTI-POWER SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Commissioner for Patents Washington, DC 20231

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority Japanese Patent Application No. 2000-225228,

of:

cited in the Declaration of the present application. A certified copy is submitted herewith

tephen A. Becker

( Registration No. 26,527

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:ykg Date: February 12, 2001 Facsimile: (202) 756-8087

# 57454-011 February 12,2001 方YAMAZAKI, ET AL. 所创Ermott, Will & Emery

# 日本国特許 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 7月26日

出 願 番 号 Application Number:

特願2000-225228

出 願 人 Applicant (s):

三菱電機株式会社

三菱電機エンジニアリング株式会社

2000年 8月25日

特許庁長官 Commissioner, Patent Office 及

川耕



【書類名】

特許願

【整理番号】

525300JP01

【提出日】

平成12年 7月26日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/34

H03K 19/00

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

山崎 彰

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

森下 玄

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

帶刀 恭彦

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

藤井 信行

【発明者】

【住所又は居所】

東京都千代田区大手町二丁目6番2号 三菱電機エンジ

ニアリング株式会社内

【氏名】

秋山 実邦子

【発明者】

【住所又は居所】

兵庫県伊丹市荻野1丁目132番地 大王電機株式会社

内

【氏名】

小林 真子

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【特許出願人】

【識別番号】

591036457

【氏名又は名称】 三菱電機エンジニアリング株式会社

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100091409

【弁理士】

【氏名又は名称】 伊藤 英彦

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100096792

【弁理士】

【氏名又は名称】 森下 八郎

【手数料の表示】

【予納台帳番号】 008693

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体集積回路装置

【特許請求の範囲】

【請求項1】 第1の電源電圧を受けて、前記第1の電源電圧の投入を検出 し、該検出結果に従って第1の電源投入検出信号を活性化するための第1の電源 投入検出回路、

第2の電源電圧を受けて、前記第2の電源電圧の投入を検出し、該検出結果に 従って第2の電源投入検出信号を活性化するための第2の電源投入検出回路、お よび

前記第1および第2の電源投入検出回路に結合され、前記第1および第2の電源投入検出信号の少なくとも一方が活性状態の間活性状態となる主電源投入検出信号を発生する主電源投入検出回路を備える、半導体集積回路装置。

【請求項2】 前記主電源投入検出回路は、

前記第1の電源投入検出信号の活性化に応答して第1のノードを第1の電圧レベルにリセットする第1のリセット素子と、

前記第2の電源投入検出信号の活性化に応答して、前記第1のノードを前記第 1の電圧レベルにリセットする第2のリセット素子と、

前記第1のノードに結合され、かつ前記第1の電源電圧を動作電源電圧として 受けて、前記第1および第2の電源投入検出信号が共に非活性化すると前記主電 源投入信号を非活性化しかつ前記第1のノードを第2の電圧レベルに設定する回 路を備える、請求項1記載の半導体集積回路装置。

【請求項3】 前記第2の電源電圧と異なる電圧レベルの電圧を動作電源電圧として受け、前記主電源投入検出信号の電圧レベルを変換して変換電圧投入検出信号を発生する変換電圧投入検出回路をさらに備える、請求項1記載の半導体集積回路装置。

【請求項4】 前記第1の電源電圧から前記第2の電源電圧と電圧レベルの 異なる内部電圧を生成する内部電圧発生回路と、

前記主電源投入検出信号の活性化時リセットされかつ前記主電源投入検出信号 の非活性化時活性化され、前記第2の電源電圧レベルの振幅を有する信号を前記

内部電圧レベルの振幅を有する信号に変換する内部回路をさらに備える、請求項 1記載の半導体集積回路装置。

【請求項5】 前記内部電圧は、前記第1の電源電圧よりも電圧レベルの高い昇圧電圧である、請求項4記載の半導体集積回路装置。

【請求項6】 前記内部電圧は、前記第1の電源電圧よりも電圧レベルの低い降圧電圧である、請求項4記載の半導体集積回路装置。

【請求項7】 前記内部電圧は、前記第1の電源電圧と電圧レベルの等しい電圧である、請求項4記載の半導体集積回路装置。

【請求項8】 前記主電源投入検出信号は、前記第1の電源電圧レベルの振幅を有し、前記半導体集積回路装置は、さらに、

前記第1の電源電圧から前記第2の電源電圧と電圧レベルの異なる内部電圧を 生成する内部電圧生成回路、および

前記第2の電源電圧レベルの振幅を有する信号から前記内部電圧レベルの振幅 を有する内部信号を発生する内部信号発生回路を備え、前記内部信号発生回路は 、前記内部電圧を動作電源電圧として受けて前記内部信号を発生するバッファ回 路を含み、さらに

前記主電源投入検出信号を前記内部電圧レベルの振幅を有する変換投入検出信号に変換して前記バッファ回路へ与える変換電圧投入検出回路を備え、前記バッファ回路は、前記変換投入検出信号の活性化時リセットされる、請求項1記載の半導体集積回路装置。

【請求項9】 前記内部電圧生成回路は、前記第1の電源電圧を昇圧して前 記内部電圧を生成する昇圧回路を備える、請求項8記載の半導体集積回路装置。

【請求項10】 前記内部電圧生成回路は、前記第1の電源電圧を降圧して内部電源電圧を前記内部電圧として生成する内部降圧回路を備える、請求項8記載の半導体集積回路装置。

【請求項11】 前記内部電圧生成回路は、前記第1の電源電圧レベルの電圧を前記内部電圧として伝達する回路を備える、請求項8記載の半導体集積回路装置。

【請求項12】 第1の電源電圧を受け、前記第1の電源電圧と電圧レベル

の異なる内部電圧を生成する内部電圧生成回路と、

前記内部電圧の電圧レベルに従って内部電圧投入検出信号を活性化する内部電 圧投入検出回路、

第2の電源電圧の投入を検出し、該検出結果に従って電源投入検出信号を活性 化する電源投入検出回路、および

前記内部電圧投入検出信号と前記電源投入検出信号とに従って、前記内部電圧 投入検出信号と前記電源投入検出信号の少なくとも一方が活性状態の間活性状態 となる主電源投入検出信号を発生する主電源検出回路を備える、半導体集積回路 装置。

【請求項13】 前記主電源検出回路からの主電源投入検出信号の活性化時 非活性化され、かつ前記主電源投入検出信号の非活性化時活性化され、前記第1 の電源電圧レベルの振幅の信号から前記内部電圧レベルの振幅の内部信号を発生 する内部信号発生回路をさらに備える、請求項12記載の半導体集積回路装置。

【請求項14】 前記内部信号発生回路は、前記内部電圧を動作電源電圧として受けて、前記内部信号を発生するバッファ回路を含み、前記バッファ回路は前記主電源投入検出信号の活性化時リセットされかつ前記主電源投入検出信号の非活性化時レベル変換された信号をバッファ処理して前記内部信号を生成する、請求項13記載の半導体集積回路装置。

【請求項15】 前記主電源投入検出信号は、前記内部電圧レベルの振幅を 有する信号であり、

前記半導体集積回路装置はさらに、

前記主電源投入検出信号をレベル変換して変換投入検出信号を発生するレベル 変換回路、および

前記変換投入検出信号の活性化時非活性化されかつ前記変換投入検出信号の非活性化時活性化され、前記第2の電源電圧レベルの振幅の信号をレベル変換して前記変換投入検出信号の振幅と等しい振幅の内部信号を発生する内部信号発生回路を備える、請求項12記載の半導体集積回路装置。

【請求項16】 前記第1の電源電圧から前記内部電圧と電圧レベルの異なる内部電源電圧を生成する内部電源回路をさらに備え、

前記内部信号発生回路は、前記内部電源電圧を動作電源電圧として受けレベル 変換された信号をバッファ処理して出力するバッファ回路を有し、前記バッファ 回路は前記変換投入検出信号の活性化時その出力がリセットされる、請求項15 記載の半導体集積回路装置。

【請求項17】 前記内部電圧生成回路は、前記第1の電源電圧を昇圧する 昇圧回路を備える、請求項12記載の半導体集積回路装置。

【請求項18】 前記内部電圧生成回路は、前記第1の電源電圧を降圧して前記第1の内部電圧を発生する降圧回路を備える、請求項12記載の半導体集積回路装置。

【請求項19】 前記第1および第2の電源電圧は記憶装置に与えられ、かつ前記第2の電源電圧は、前記記憶装置と同一半導体チップに集積化されるロジック回路へ与えられる、請求項1または12記載の半導体集積回路装置。

#### 【発明の詳細な説明】

#### [0001]

#### 【発明の属する技術分野】

この発明は、多電源の半導体集積回路装置に関し、特にロジック回路とメモリとが同一半導体チップ上に集積化される多電源半導体集積回路装置に関する。より特定的には、ロジックとDRAM(ダイナミック・ランダム・アクセス・メモリ)が同一半導体チップ上に集積化されるシステムLSIの電源構成に関する。【0002】

# 【従来の技術】

図16は、従来の汎用DRAM(ダイナミック・ランダム・アクセス・メモリ)の構成を概略的に示す図である。図16において、従来のDRAMは、メモリセルが行列状に配列されるメモリセルアレイMAと、メモリセルアレイMAの選択行に接続されるメモリセルのデータの検知、増幅およびラッチを行なうセンスアンプSAと、メモリセルアレイMAのアドレス指定された行を選択するためのロウデコーダRDと、DRAMの内部動作を制御する制御回路CTLと、外部からの電源電圧VDDHを受けて内部(電源)電圧VDDS、VPPおよびVDDPを発生する内部電圧発生回路IVGを含む。

#### [0003]

内部電圧VDDSは、センスアンプSAへ動作電源電圧として与えられる。このセンスアンプ用電源電圧(アレイ電源電圧)VDDSにより、メモリセルアレイMAにおけるメモリセルの記憶データのHレベルの電圧レベルが決定される。 【0004】

内部電圧VPPはロウデコーダRDを介してメモリセルアレイMAの選択行に対応して配置されるワード線に伝達される。この電圧VPPは、外部からの電源電圧VDDHを昇圧して生成される。

#### [0005]

内部電圧VDDPは制御回路CTLへ動作電源電圧として与えられる。電源電圧VDDSおよびVDDPは、それぞれ外部電源電圧VDDHを降圧して生成される。

#### [0006]

汎用DRAMは、一般には、外部電源入力として単一の電源電圧VDDHを受け、内部で必要な電圧レベルの内部電圧を生成して動作する。外部電源電圧VDDHの電圧レベルは、一般的に、DRAMが用いられるシステム内に供給される電源電圧という外部的な要因で決定される。また、内部(電源)電圧VDDS、VDDPおよびVPPは、内部のトランジスタの微細化に伴うゲート長によりそれらの電圧レベルが決定される。微細化時においてはスケーリング則に沿ってゲート長およびゲート絶縁膜が比例縮小される。したがって、MOSトランジスタのゲート長により、耐圧が決定され、応じて内部電圧の電圧レベルが決定される。たとえば、外部電源電圧VDDHが3.3V、昇圧電圧VPPが3.6V、センスアンプ用電源電圧(アレイ電源電圧)VDDSが2.0V、および周辺回路の制御回路に対する電源電圧(周辺電源電圧)VDDPが、2.5Vである。

# [0007]

これに対し、近年、ロジック回路と大記憶容量のDRAMを同一半導体基板上に集積化するシステムLSIが普及してきている。このシステムLSIにおいては、ロジック回路部の性能を向上しかつ集積度を向上するため、ロジック回路部には、DRAM部よりも微細化の進んだトランジスタが構成要素として用いられ

る。したがって、ロジック回路部の電源電圧としては、DRAMに対する電源電圧よりもより低い電源電圧が利用される。

#### [0008]

図17は、このようなシステムLSIの電源構成を概略的に示す図である。図 17において、システムLSI SLSは、ロジックLGとDRAMマクロDM を含む。DRAMマクロDMは、図16に示す汎用DRAMと同様、メモリセル アレイMA、ロウデコーダRD、センスアンプSAおよび制御回路CTLを含む 。この制御回路CTLは、ロジックLGに用いられるトランジスタと同じサイズ (ゲート絶縁膜膜厚)のMOSトランジスタが用いられる。 DRAMマクロDM には、内部電圧発生回路IVGAが設けられる。内部電圧発生回路IVGAは、 外部の電源電圧VDDHからセンスアンプ用電源電圧VDDSおよびワード線駆 動用の昇圧電圧VPPを生成する。ロジックLGへは、外部から専用の電源電圧 VDDLが与えられる。DRAM用の外部電源電圧VDDHを降圧して、ロジッ ク用の電源電圧VDDLを発生した場合、降圧回路における無効電力が大きくな り、消費電力が増大する。したがって、ロジックLGに対する電源電圧VDDL は、外部から与えられる。このロジック用の外部電源電圧VDDLはまた、制御 回路CTLに与えられる。制御回路CTLに、ロジックLGと同じトランジスタ (ゲート絶縁膜膜厚および材料が同じトランジスタ)を利用することにより、制 御回路CTLを高速で動作させる。

#### [0009]

したがって、この図17に示すようにこのようなシステムLSI SLSに対しては、DRAM用外部電源電圧VDDHおよびロジック用電源電圧VDDLの 2電源が用いられる。

#### [0010]

#### 【発明が解決しようとする課題】

図16および図17に示すようなロウデコーダRDにおいては、電源電圧VDDPまたはVDDLレベルの振幅の信号に従って昇圧電圧VPPレベルの信号を駆動する必要があり、したがって、その入力信号のレベル変換を行なう必要がある。

#### [0011]

図18は、VDDL/VPPレベル変換回路の構成の一例を示す図である。図18において、VDDL/VPPレベル変換回路は、振幅VDDLレベルの入力信号SigLを受けるインバータIV1と、インバータIV1の出力信号を受けるインバータIV2と、インバータIV1の出力信号に従ってノードND1を接地ノードに結合するNチャネルMOSトランジスタNTR1と、インバータIV2の出力信号に従ってノードND2を接地ノードに結合するNチャネルMOSトランジスタNTR2と、ノードND2の信号に従って昇圧電圧ノードをノードND1に結合するPチャネルMOSトランジスタPTR1と、ノードND1の信号に従って昇圧ノードをノードND2に結合するPチャネルMOSトランジスタPTR2と、ノードND2に結合するPチャネルMOSトランジスタPTR2と、ノードND2の信号を反転して、昇圧電圧VPPレベルの振幅を有する出力信号SigPを生成するインバータIV3を含む。インバータIV1およびIV2は、電圧VDDL(またはVDDP)を一方動作電源電圧として受ける。インバータIV3は昇圧電圧VPPを、一方動作電源電圧として受ける。

#### [0012]

この図18に示すレベル変換回路においては、入力信号SigLが電圧VDD LレベルのHレベルのときには、MOSトランジスタNTR1がオフ状態、MO SトランジスタNTR2がオン状態となり、ノードND2は接地電圧レベル、ノードND1が昇圧電圧VPPレベルに駆動される。したがって、出力信号Sig Pは、昇圧電圧VPPレベルのHレベルとなる。

#### [0013]

一方、入力信号SigLがLレベルのときには、MOSトランジスタNTR1がオン状態、MOSトランジスタNTR2がオフ状態となり、ノードND1が接地電圧レベル、ノードND2が昇圧電圧VPPレベルとなる。したがって、出力信号SigPは、接地電圧レベルのLレベルとなる。

#### [0014]

図16に示す汎用DRAMにおいては、外部単一電源であり、外部電源電圧VDDHに従って内部電圧VDDS、VPPおよびVDDPが生成される。したがって、電源投入時においては、昇圧電圧VPPは、ほとんど遅延なく、外部電源

電圧VDDHに追随して発生されるため、このレベル変換回路32のノードが中間電圧レベルに駆動される期間は、ほとんど生じない。

#### [0015]

しかしながら、図17に示すようなシステムLSIにおいては、2電源構成で あり、ロジック用の電源電圧VDDLとDRAM用の電源電圧VDDHが利用さ れる。これらの電源電圧VDDLおよびVDDHの電源投入順序、および電圧立 上がり時間(確定状態までに要する時間)は仕様では規定されていない。たとえ ば図19に示すように、電源電圧VDDHが先に投入され、続いて、電源電圧V DDLが投入される場合を考える。昇圧電圧VPPは、DRAM用の電源電圧V DDHに従って生成される。時刻T1において電源電圧VDDHが投入され、続 いて、時刻T2において電源電圧VDDLが投入される。この場合、時刻T2以 前においては、インバータIV1およびIV2の出力信号はともにLレベルとな っているため、MOSトランジスタNTR1およびNTR2がともにオフ状態を 維持する。この場合、ノードND1およびND2は、MOSトランジスタPTR 1およびPTR2に従って、接地電圧GNDから昇圧電圧VPPの間の予め特定 することのできない中間電圧レベルに保持される。インバータIV3は、昇圧電 EVPPを一方動作電源電圧として受けている。したがって、ノードND2の電 圧レベルが中間電圧レベルのときには、インバータIV3において昇圧電源ノー ドから接地ノードへ貫通電流が流れ、電源投入時の消費電流が増大するという問 題が生じる。昇圧電圧VPPは、通常、キャパシタのチャージポンプ動作を利用 するチャージポンプ回路から生成される。したがって、昇圧電圧VPPが貫通電 流により消費された場合、昇圧電圧を発生するチャージポンプ回路の消費電流が さらに増大し(チャージポンプの効率は1より低い)、消費電力が増大するとい う問題が生じる。これは、他の電圧VDDS、およびVDDPについても同様で ある。すなわち、振幅VDDLの信号を振幅VDDSおよびVDDPの信号に変 換する回路において貫通電流が生じ消費電流が増加するという問題が生じる。

#### [0016]

それゆえ、この発明の目的は、多電源構成の半導体集積回路装置における電源 投入時の消費電力を小さくすることのできる半導体集積回路装置を提供すること である。

#### [0017]

### 【課題を解決するための手段】

この発明に係る半導体集積回路装置は、第1の電源電圧を受け、この第1の電源電圧の投入を検出し、該検出結果に従って第1の電源投入検出信号を活性化するための第1の電源投入検出回路と、第2の電源電圧を受け、この第2の電源電圧の投入を検出し、該検出結果に従って第2の電源投入検出信号を活性化するための第2の電源投入検出回路と、第1および第2の電源投入検出回路に結合され、第1および第2の電源投入検出信号の少なくとも一方が活性状態の間活性状態となる主電源投入検出信号を発生する主電源投入検出回路を備える。

#### [0018]

主電源投入検出回路は、好ましくは、第1の電源投入検出信号の活性化に応答して第1のノードを第1の電圧レベルにリセットする第1のリセット素子と、第2の電源投入検出信号の活性化に応答して、第1のノードを第1の電圧レベルにリセットする第2のリセット素子と、これら第1および第2のリセット素子に結合され、第1の電源電圧を動作電源電圧として受けて、第1および第2の電源投入検出信号が共に非活性化すると第1のノードを第2の電圧レベルに設定しかつ主電源投入信号を活性化する回路を備える。

#### [0019]

好ましくは、さらに、第2の電源電圧と異なる電圧レベルの電圧を動作電源電圧として受け、主電源投入検出信号をレベル変換して変換電圧投入検出信号を発生する回路が設けられる。

#### [0020]

また、さらに好ましくは、第1の電源電圧から第2の電源電圧と電圧レベルの 異なる電圧レベルの内部電圧を生成する内部電圧発生回路と、主電源投入検出信 号の活性化に応答してリセットされかつ主電源投入検出信号の非活性化時活性化 され、第2の電源電圧レベルの振幅を有する信号から内部電圧レベルの振幅を有 する内部信号を生成する内部電圧発生回路が設けられる。

#### [0021]

この内部電圧は、第1の電源電圧よりも電圧レベルの高い昇圧電圧である。

また、これに代えて好ましくは、内部電圧は、第1の電源電圧よりも電圧レベルの低い降圧電圧である。

#### [0022]

また、好ましくは、これに代えて、内部電圧は、第1の電源電圧と電圧レベル の等しい電圧である。

#### [0023]

好ましくは、主電源投入検出信号は、第1の電源電圧レベルの振幅を有する。 さらに、この場合、第1の電源電圧から第2の電源電圧と電圧レベルの異なる内 部電圧を発生する内部電圧発生回路と、第2の電源電圧レベルの信号から内部電 圧レベルの振幅の内部信号を発生する内部信号発生回路が設けられる。この内部 信号発生回路は、レベル変換された信号をバッファ処理して出力するバッファ回 路を含む。好ましくは、さらに、主電源投入検出信号を内部電圧レベルの振幅を 有する変換投入検出信号に変換してバッファ回路へ与えるリセット回路が設けら れる。バッファ回路は、変換投入検出信号の活性化時リセットされる。

#### [0024]

内部電圧発生回路は、好ましくは、第1の電源電圧を昇圧して内部電圧を生成 する昇圧回路である。

#### [0025]

またこれに代えて好ましくは、内部電圧発生回路は、第2の電源電圧を降圧して内部電源電圧を内部電圧として生成する内部降圧回路で構成される。

#### [0026]

またこれに代えて、好ましくは内部電圧発生回路は、第1の電源電圧レベルの 電圧を内部電圧として生成する回路である。

#### [0027]

別の観点に従う半導体集積回路装置は、第1の電源電圧を受け、この第1の電源電圧と電圧レベルの異なる内部電圧を生成する内部電圧生成回路と、この内部電圧の電圧レベルに従って内部電圧投入検出信号を活性化する内部電圧投入検出回路と、第2の電源電圧の投入を検出し、該検出結果に従って電源投入検出信号

を活性化する電源投入検出回路と、内部電圧投入検出信号と電源投入検出信号と に従って内部電圧投入検出信号と電源投入検出信号の少なくとも一方が活性状態 の間活性状態となる主電源投入検出信号を発生する主電源検出回路を含む。

#### [0028]

好ましくは、さらに、主電源投入検出信号の活性化時非活性化され、かつ主電源投入検出信号の非活性化時活性化され、第2の電源電圧レベルの振幅の信号から内部電圧レベルの振幅の内部信号を発生する内部信号発生回路が設けられる。

#### [0029]

好ましくは、内部信号発生回路は、レベル変換された信号をバッファ処理して 出力するバッファ回路を含む。このバッファ回路は、主電源投入検出信号の活性 化時非活性化(リセット)される。

#### [0030]

好ましくは、主電源投入検出信号は、内部電圧レベルの振幅を有する信号である。また好ましくはさらに、主電源投入検出信号をレベル変換して変換投入検出信号を発生するレベル変換回路と、この変換投入検出信号の活性化時非活性化されかつ変換投入検出信号の非活性化時活性化され、第2の電源電圧レベルの信号をレベル変換して変換投入信号の振幅と等しい電圧レベルの第2の内部信号を発生する内部信号発生回路が設けられる。

#### [0031]

好ましくは、内部信号発生回路は、その出力段に内部電源電圧を動作電源電圧 として受けて内部信号を発生するためのバッファ回路を有し、このバッファ回路 は変換投入検出信号の活性化時その出力がリセットされる。

#### [0032]

好ましくは、内部電圧生成回路は、第1の電源電圧を昇圧する昇圧回路を備え る。

#### [0033]

またこれに代えて、好ましくは、内部電圧生成回路は、第1の電源電圧を降圧 して内部電圧を発生する降圧回路を備える。

#### [0034]

これら第1および第2の電源電圧は記憶装置に与えられ、かつ第2の電源電圧は、記憶装置と同一半導体チップに集積化されるロジック回路へ与えられる。

#### [0035]

複数の電源構成を有する場合、これら複数の電源投入を個々に検出し、少なくとも一つの電源投入検出信号が活性状態の間主電源投入検出信号を活性状態に維持することにより、複数の電源電圧が安定化するまで、内部回路をリセット状態に保持することができ、内部ノードを所定の状態にリセットでき、貫通電流を抑制することができる。

#### [0036]

また、内部電圧の電圧レベルをモニタし、この内部電圧が所定の電圧レベルに 到達するまでの期間および外部の電源電圧が不安定な状態の間、主電源投入検出 信号を活性状態に維持することにより、内部での必要な電圧が安定化するまでの 期間、内部ノードを初期状態に維持することができ、内部ノードが不安定な中間 電圧レベルに浮き上がるのを防止することができ、回路誤動作および貫通電流を 確実に抑制することができる。

#### [0037]

# 【発明の実施の形態】

# [実施の形態1]

図1は、この発明の実施の形態1に従う半導体集積回路装置の全体の構成を概略的に示す図である。図1において、半導体集積回路装置1に対し外部からロジック用の電源電圧VDDLおよびDRAM用の電源電圧VDDHが与えられる。この半導体集積回路装置1は、ロジックLGと、データの記憶を行なうDRAMマクロDMと、電源電圧VDDLおよびVDDHの投入を検出する電源投入検出器2を含む。

# [0038]

DRAMマクロDMは、行列状に配列される複数のメモリセルを有するメモリセルアレイMAと、メモリセルアレイMAのアドレス指定された行を選択するためのロウデコーダRDと、メモリセルアレイMAの選択メモリセルのデータの検知、増幅およびラッチを行なうセンスアンプSAと、メモリセルアレイMAの選

択メモリセルヘデータを書込むライトドライバWDと、メモリセルアレイMAのメモリセル選択およびデータの書込/読出等に必要な動作を制御する制御回路CTLと、DRAM電源電圧VDDHからアレイ電源電圧(センスアンプ用電源電圧)VDDSおよび昇圧電圧VPPを発生する内部電圧発生回路IVGAを含む

#### [0039]

アレイ電源電圧VDDSは、センスアンプSAに対し一方動作電源電圧として与えられ、かつライトドライバWDに対しても、一方動作電源電圧として与えられる。昇圧電圧VPPは、一例としてロウデコーダRDへ与えられる。制御回路CTLおよびロジックLGは、ロジック用電源電圧VDDLを動作電源電圧として受ける。

#### [0040]

ロウデコーダRDは、選択ワード線を昇圧電圧VPPレベルに駆動するために、制御回路CTLからのロジック用電源電圧VDDLレベルの信号を受けて、昇圧電圧VPPレベルの信号を生成する。またライトドライバWDは、外部からのロジック電源電圧VDDLレベルの振幅の信号を受け、アレイ電源電圧VDDSレベルの振幅の内部書込データを生成する。したがってロウデコーダRDおよびライトドライバWDにおいては、いわゆるレベル変換回路が設けられている。

# [0041]

電源投入検出器 2 は、ロジック用電源電圧 V D D L の電源投入を検出し、このロジック用電源電圧 V D D L が不安定状態のときには、電源投入検出信号(パワーオンリセット信号) / P O R L を活性状態 (L レベル) に保持する電源投入検出回路 1 0 と、D R A M 用電源電圧 V D D H を受けるように結合され、D R A M 用電源電圧 V D D H が安定化するまで、電源投入検出信号(パワーオンリセット信号) / P O R H を活性状態 (L レベル) に保持する電源投入検出回路 1 1 と、これらの電源投入検出信号 / P O R L および / P O R H を受け、少なくとも一方が活性状態のときには、主電源投入検出信号 / P O R O H を活性状態 (L レベル) に維持する主電源投入検出回路 1 2 を含む。この主電源投入検出回路 1 2 からの主電源投入検出信号 / P O R O H が、D R A M マク

ロDMにおけるロウデコーダRDおよびライトドライバWD等へ与えられる。すなわち、この主電源投入検出信号/POROHは、レベル変換機能を有する回路部分へ与えられる。

#### [0042]

図2は、これらの電源投入検出信号を受ける回路の構成を概略的に示す図であ る。図2において、DRAMマクロDMは、電源投入検出信号/PORLの活性 化時非活性状態に維持されるVDDL使用回路13aと、電源投入検出信号/P ORHの活性化時非活性状態に維持されるVDDH使用回路13bと、主電源投 入検出信号/POROHの活性化時初期状態にリセットされる2電圧使用回路1 3 cを含む。VDDL使用回路13 a は、例えば、制御回路CTLに含まれる周 辺制御回路であり、ロジック用電源電圧VDDLを使用する回路であり、レベル ・変換機能は有していない。VDDH使用回路13bは、アレイ電源電圧VDDS よりも高いDRAM用電源電圧VDDHを使用する回路であり、例えばビット線 イコライズ制御信号発生回路である。または、VDDH使用回路13bは、DR AM電源電圧VDDHを供給する電源系またはDRAM電源電圧VDDHから内 部電圧を生成する電源系に対する制御信号を発生する回路である。 2 電圧使用回 路13 cは、2つの異なる電圧レベルの電圧を使用する回路であり、レベル変換 機能を有し、図1に示すロウデコーダRDおよびライトドライバWDに相当する 。この2電圧使用回路13cとして、さらに、後に詳細に説明するが、ワード線 ドライバ、階層ワード線構成におけるメインワード線ドライバおよびサブデコー ド信号発生部、およびシェアードセンスアンプ構成におけるビット線分離指示信 号発生部などの昇圧信号を発生する回路および周辺電源電圧(ロジック電源電圧 VDDL)の振幅の信号をアレイ電源電圧VDDSレベルの振幅の信号に変換す る例えば列選択信号を発生するコラムデコーダ回路を含む。

# [0043]

この主電源投入検出回路12は、電源投入検出信号/PORLおよび/PORHの少なくとも一方が活性状態のときには、主電源投入検出信号/POROHを活性状態に維持する。すなわち、電源電圧VDDLおよびVDDHがともに安定化するまで、電源投入検出信号/POROHは、活性状態を維持する。したがっ

て、異なる電圧を使用するレベル変換回路等において、確実にこれらの電源電圧 VDDLおよびVDDHが安定状態となるまで、その内部ノードが初期状態にリセットされ、中間電圧レベルに内部ノードの電圧レベルが浮き上がるの防止でき、応じて貫通電流が生じるのを防止でき、また回路誤動作が発生するのを防止することができる。

#### [0044]

この電源投入検出回路10からの電源投入検出信号/PORLの振幅は、ロジック電源電圧VDDLレベルであり、一方、電源投入検出回路11からの電源投入検出信号/PORHの振幅は、DRAM用電源電圧VDDHレベルである。主電源投入検出回路12からの主電源投入検出信号/POROHの振幅は、DRAM用電源電圧VDDHレベルである。これは、振幅VDDLの信号を振幅VPPなどの内部電圧レベルの振幅の信号に変換するためである。

#### [0045]

電源投入検出回路10および11は、通常の電源投入検出回路の構成により実現され、キャパシタと抵抗素子により対象電源電圧レベルを容量結合またはキャパシタの充電電圧により検出し、インバータ回路によりキャパシタと抵抗素子との接続ノードの電圧レベルを検出して、電源投入検出信号/PORLおよび/PORHを生成する。

#### [0046]

図3は、図1に示す主電源投入検出回路12の構成の一例を示す図である。図3において、主電源投入検出回路12は、電源電圧VDDHを動作電源電圧として受け、電源投入検出信号/PORHを反転するインバータ12aと、ロジック用電源電圧VDDLを動作電源電圧として受け、電源投入検出信号/PORLを反転するインバータ12bと、インバータ12aの出力信号がHレベルのとき導通しノード12mを接地ノードに結合するNチャネルMOSトランジスタ12dと、インバータ12cの出力信号がHレベルのときに導通しノード12mを接地ノードに結合するNチャネルMOSトランジスタ12cと、ノード12mの信号/電圧を反転してノード12nに伝達するインバータ12eと、ノード12nの信号を反転してノード12mに伝達するインバータ12fを含む。インバータ1

2 e および 1 2 f は、電源電圧 V D D H を動作電源電圧として受け、インバータラッチを構成する。

#### [0047]

主電源投入検出回路12は、さらに、電源電圧VDDHを動作電源電圧として受け、ノード12n上の信号を反転して主電源投入検出信号/PORHを生成するインバータ12kと、電源電圧VDDHを動作電源電圧として受け、インバータ12aの出力信号を反転するインバータ12gと、電源電圧VDDLを動作電源電圧として受け、インバータ12bの出力信号を反転するインバータ12hと、ノード12nと接地ノードの間に直列に接続されるNチャネルMOSトランジスタ12iおよび12jを含む。MOSトランジスタ12iはインバータ12gの出力信号をゲートに受け、MOSトランジスタ12jはインバータ12hの出力信号をゲートに受け、MOSトランジスタ12jはインバータ12hの出力信号をゲートに受ける。次に、この図3に示す主電源投入検出回路12の動作を、図4および図5に示す信号波形図を参照して説明する。

#### [0048]

まず、図4を参照して電源電圧VDDHが先に投入された時の動作について説明する。電源電圧VDDHが時刻Taにおいて投入され、その電圧レベルが上昇する。電源投入検出信号/PORHは、この電源電圧VDDHの投入に従ってその電圧レベルが上昇するものの、すぐにLレベルに固定される。電源電圧VDDHが安定化すると、時刻Tbにおいて、電源投入検出信号/PORHがHレベルに立上がる。電源投入検出信号/PORHがLレベルの期間、インバータ12aからは、電源電圧VDDHレベルのHレベルの信号が出力され、MOSトランジスタ12dがオン状態となり、ノード12mが接地電圧レベルに初期設定(リセット)される。電源電圧VDDHの投入に従ってインバータ12eおよび12fが動作し、ノード12mのLレベルの信号をラッチし、応じてノード12mがHレベルとなる。このとき、電源電圧VDDLはまだ投入されていないため、インバータ12hの出力信号はLレベルであり、MOSトランジスタ12jはオフ状態であり、ノード12mは電源電圧VDDHのHレベルに保持される。

#### [0049]

時刻Tcにおいて、電源電圧VDDLが投入されると、電源投入検出信号/P

ORLが一旦、電源電圧VDDLに従ってそのレベルが上昇した後、Lレベルに固定され、応じてインバータ12bの出力信号が電源電圧VDDLレベルのHレベルとなり、MOSトランジスタ12cがオン状態となる。再びノード12mが確実に接地ノードに結合されて接地電圧レベルに保持される。

#### [0050]

時刻Tdにおいて、電源電圧VDDLが安定化すると、電源投入検出信号/PORLがHレベルとなり、応じてインバータ12hからの信号も電源電圧VDDLレベルのHレベルとなる。応じて、MOSトランジスタ12iおよび12jがともにオン状態となり、ノード12nが接地電圧レベルに放電され、応じてインバータ12kからの主電源投入検出信号/POROHがHレベルとなる。したがって、電源電圧VDDLおよびVDDHはともに安定状態となったときに、主電源投入検出信号/POROHがHレベルの非活性状態となる。

#### [0051]

次に、図5を参照して、電源電圧VDDLが先に投入された場合の動作につい て説明する。時刻Teにおいて電源電圧VDDLが投入され、電源投入検出信号 **/PORLがLレベルに固定される。そのとき、インバータ12bの出力信号が** 電源電圧VDDLレベルのHレベルとなり、応じてMOSトランジスタ12cが オン状態となり、ノード12mが接地電圧レベルに固定される。電源電圧VDD Hが投入されていないために、インバータ12eおよび12fの出力信号がとも にLレベルである。この状態においては、ノード12nの電圧レベルは、不定状 態であるが、ノード12mがLレベルであり、インバータ12eのPチャネルM OSトランジスタを介して電源電圧VDDHを供給する電源ノードに結合され、 最悪でもこのインバータ12eのPチャネルMOSトランジスタのしきい値電圧 の絶対値の電圧レベルに固定される。この場合でも、電源電圧VDDHは未だ供 給されていないので、出力段のインバータ12kにおいては何ら貫通電流は流れ ず、何ら問題は生じない。ノード12nも安定にLレベルに固定される(MOS トランジスタのしきい値電圧はここでは無視している)。インバータ12hの出 力信号はまた、この電源投入検出信号/PORLがLレベルであるため、Lレベ ルの信号を出力する。主電源投入検出信号/POROHは、インバータ12kに

対する電源電圧VDDHが投入されていないため、Lレベルを維持する。したがって、ノード12nの電圧レベルが浮き上がっていても何ら電源投入検出信号/POROHの電圧レベルには影響を及ぼさない。

#### [0052]

時刻Tfにおいて、電源投入検出信号/PORLがHレベルとなり、応じてインバータ12hの出力信号がHレベル(電源電圧VDDLレベル)となり、MOSトランジスタ12gは、インバータ12bの出力信号がLレベルとなり、オフ状態となる。電源電圧VDDHはまだ投入されていないため、ノード12mは、接地ノードから切離される。ノード12mおよび12nは、インバータ12eおよび12fにより、電源電圧VDDHを供給する電源電圧ノードに結合されており、Lレベルを維持する。この状態であっても、電源電圧VDDHはまだ投入されていないため、電源投入検出信号/POROHはLレベルを維持する。

#### [0053]

時刻Tgにおいて、電源電圧VDDHが投入され、その電圧レベルが上昇する。電源投入検出信号/PORHは、Lレベルであり、MOSトランジスタ12dがオン状態となり、ノード12mが接地電圧レベルに駆動され、インバータ12eおよび12fにより、ノード12nが、Hレベルに駆動されてラッチされる。インバータ12kは、ノード12nがHレベル(電源電圧VDDHレベル)に充電されるため、主電源投入検出信号/POROHをLレベルに保持する。

# [0054]

時刻Thにおいて、電源投入検出信号/PORHがHレベルに立上がると、MOSトランジスタ12jがオン状態、かつMOSトランジスタ12iがオン状態となる。MOSトランジスタ12iおよび12jが、したがってともにオン状態となり、ノード12nが接地電圧レベルに放電され、インバータ12kからの主電源投入検出信号/POROHがHレベルとなる。

# [0055]

ここで、インバータ12eの電流駆動能力は、MOSトランジスタ12iおよび12jの電流駆動能力よりも十分小さくされる。

#### [0056]

したがって、この電源電圧VDDLが先に投入される場合においても、電源電圧VDDLおよびVDDHがともに安定状態となったときに、主電源投入検出信号/POROHがHレベルに駆動される。

#### [0057]

図6は、レベル変換回路の構成の一例を示す図である。図6において、レベル 変換回路は、電源電圧VDDLレベルの振幅を有する入力信号SigLと主電源 投入検出信号/POROHを受けるNAND回路NA1と、ノードNDaと接地 ノードの間に結合され、かつそのゲートにNAND回路NA1の出力信号を受け るNチャネルMOSトランジスタNQ1と、主電源投入検出信号/POROHを 受けるインバータIVaと、NAND回路NA1の出力信号を受けるインバータ IVbと、ノードNDbと接地ノードの間に結合されかつそのゲートにインバー タIVbの出力信号を受けるNチャネルMOSトランジスタNQ2と、ノードN Daと接地ノードの間に結合されかつそのゲートにインバータ I Vaの出力信号 を受けるNチャネルMOSトランジスタNQ3と、昇圧電圧VPPを受ける昇圧 電源ノードとノードNDaの間に結合されかつそのゲートがノードNDbに結合 されるPチャネルMOSトランジスタPQ1と、昇圧電源ノードとノードNDb の間に結合されかつそのゲートがノードNDaに結合されるPチャネルMOSト ランジスタPQ2と、昇圧電圧VPPを動作電源電圧として受けてノードNDb の信号を反転して昇圧電圧VPPレベルの振幅を有する出力信号SigPを生成 するインバータIVcを含む。

#### [0058]

インバータIVbは、ロジック用電源電圧VDDLを動作電源電圧として受け、インバータIVaは、DRAM用電源電圧VDDHを動作電源電圧として受ける。インバータIVbは、レベル変換のために用いられ、インバータIVaは、電源投入時の内部ノードリセットのために用いられる。次に、この図6に示すレベル変換回路の動作について簡単に説明する。

#### [0059]

主電源投入検出信号/POROHがLレベルのとき、電源電圧VDDHが投入

されかつ電源電圧VDDLが投入されていないときには、インバータIVaの出力信号が電源電圧VDDHに従ってHレベルとなり、MOSトランジスタNQ3がオン状態となり、ノードNDaが接地電圧レベルにリセットされる。電源電圧VDDLが投入されていないため、NAND回路NA1の出力信号およびインバータIVbの出力信号はともにLレベルである。電源電圧VDDHに従って昇圧電圧VPPが生成されるため、この電源電圧VDDHに従って昇圧電圧VPPの電圧レベルも上昇する。ノードNDaがLレベルであるため(リセットされているため)、MOSトランジスタPQ2がオン状態となり、ノードNDbは昇圧電圧VPPレベルに駆動され、出力信号SigPは、Lレベルを維持する。

#### [0060]

次いで、電源電圧VDDLが投入されると、主電源投入検出信号/POROHがLレベルであれば、NAND回路NA1の出力信号がHレベルとなり、応じてインバータIVbの出力信号がLレベルとなる。ノードNDaは、MOSトランジスタNQ1およびNQ3により接地電圧レベルに駆動されるため、接地電圧レベルのLレベルを維持する。

#### [0061]

電源電圧VDDHおよびVDDLがともに安定化し、主電源投入検出信号/POROHがHレベルとなると、インバータIVaの出力信号がLレベルとなる。このときには、NAND回路NA1およびインバータIVbの出力信号は、入力信号SigLの論理レベルに従って変化する。入力信号SigLがLレベルであれば、NAND回路NA1の出力信号はHレベルであり、出力信号SigPは、Lレベルを維持する。一方、入力信号SigLがHレベルとなれば、NAND回路NA1の出力信号がLレベルとなり、インバータIVbの出力信号がHレベルとなり、ノードNDbがMOSトランジスタNQ2により接地電圧レベルに放電される。応じて、出力信号SigPが昇圧電圧VPPレベルに駆動される。

#### [0062]

電源電圧VDDLが先に投入された場合、主電源投入検出信号/POROHが Lレベルであり、ノードNDcが、この電源電圧VDDLに従ってHレベルとなり、ノードNDaが接地電圧レベルに保持される。また、NAND回路NA1の 出力信号がHレベルのとき、インバータIVbの出力信号はLレベルである。この状態においては、電源電圧VDDHが投入されていないため昇圧電圧VPPが Lレベルであり、インバータIVcにおいて貫通電流は流れない。

#### [0063]

電源電圧VDDHが投入されると昇圧電圧VPPの電圧レベルが上昇する。ノードNDaは、Lレベルに固定されており、昇圧電圧VPPの電圧レベルの上昇時においてインバータIVcには貫通電流は流れない。電源投入検出信号/POROHがHレベルとなると、入力信号SigLに従って出力信号SigPが生成される。

#### [0064]

したがって、電源電圧VDDHが投入され、電源電圧VDDLが投入されない場合、主電源投入検出信号/POROHがLレベルであり、応じてMOSトランジスタNQ3により、ノードNDaがLレベルに固定される。昇圧電圧VPPが、電源電圧VDDHより生成されている場合においても、ノードNDbは、昇圧電圧VPPレベルに保持される。したがって、ノードNDcおよびNDdはともにLレベルであっても、ノードNDaがLレベル、NDbが昇圧電圧VPPレベルに駆動され、ノードNDbが中間電圧レベルで保持されるのを防止でき、インバータIVcにおける貫通電流を抑制することができる。

#### [0065]

また、NAND回路NA1を利用することにより、内部ノードNDaの電圧レベルの浮き上がりを防止できる。すなわち、電源電圧VDDLが電源電圧VDDHよりも先に投入された場合、主電源投入検出信号/POROHがLレベルであるため、ノードNDcをHレベルに駆動して、ノードNDaをLレベルに保持することができる。昇圧電圧VPPは発生されていないため、Lレベルであり、ノードNDaがMOSトランジスタNQ1によりLレベルに固定された場合、ノードNDbは最悪、MOSトランジスタPQ2のしきい値電圧の絶対値の電圧レベルに固定される。この状態で、電源電圧VDDHおよび昇圧電圧VPPが立上がった場合でも、ノードNDaがLレベルに固定されているため(電源投入検出信号/POROHがLレベル)、ノードNDbが昇圧電圧VPPレベルに駆動され

、応じてインバータIVcの入力信号(この動作期間中はHレベル)が中間電圧レベルとなるのを防止でき、貫通電流を抑制することができる。

#### [0066]

この出力信号SigPは、ワード線駆動信号WL、または階層ワード線構成におけるサブワード線ドライバに与えられるサブデコード信号(サブワード線選択用の信号)、またはビット線分離指示信号BLIとして用いられる。

#### [0067]

#### [レベル変換回路の変更例]

図7は、レベル変換回路の変更例を示す図である。この図7に示すレベル変換回路は、図1に示すライトドライバWDに含まれるライトドライブ回路であり、振幅VDDLの入力信号WDLを、振幅VDDSの信号(内部書込データ)に変換する。

#### [0068]

図7において、ライトドライブ回路は、電源電圧VDDLを動作電源電圧とし て受け、振幅VDDLの書込データWDLと主電源投入検出信号/POROHを 受けるNAND回路NA2と、電源電圧VDDHを動作電源電圧として受け、主 電源投入検出信号/POROHを反転するインバータIVdと、電源電圧VDD Lを動作電源電圧として受け、NAND回路NA2の出力信号を反転するインバ ータIVeと、NAND回路NA2の出力信号に従ってノードNDsを接地ノー ドに選択的に結合するNチャネルMOSトランジスタNQ4と、インバータIV e の出力信号に従ってノードNDt を選択的に接地ノードに結合するNチャネル MOSトランジスタNQ5と、インバータIVdの出力信号に従ってノードND sを接地ノードに結合するNチャネルMOSトランジスタNQ6と、アレイ電源 電圧VDDSを供給するアレイ電源ノードとノードNDsの間に結合され、かつ そのゲートがノードNDtに結合されるPチャネルMOSトランジスタPQ3と アレイ電源ノードとノードNDtの間に結合されかつそのゲートがノードND Sに接続されるPチャネルMOSトランジスタPQ4と、アレイ電源電圧VDD Sを動作電源電圧として受け、ノードNDt上の信号を反転して内部書込データ WDSを生成するインバータIVfと、アレイ電源電圧VDDSを動作電源電圧

として受け、ノードNDsの信号を反転して補の内部書込データ/WDSを生成するインバータIVgを含む。

#### [0069]

この図7に示すライトドライブ回路は、内部書込データWDSおよび/WDSを2値駆動しており、出力ハイインピーダンス状態とはならない。すなわち、この図7に示すライトドライブ回路は、リードデータ線とライトデータ線とが別々に設けられ、かつライトデータ線のプリチャージが行なわれない構成に対して適用される。

#### [0070]

この図7に示すライトドライブ回路(レベル変換回路)においては、図6に示すレベル変換回路の構成と同様、電源電圧VDDLおよびVDDHの投入順序に関わらず、主電源投入検出信号/POROHがLレベルの期間、NAND回路NA2の出力信号をHレベルまたはインバータIVdの出力信号をHレベルとして、ノードNDsを接地電圧レベルに固定する。電源電圧VDDHが電源電圧VDDLよりも先に投入された場合には、このDRAM用の電源電圧VDDHに従ってアレイ電源電圧VDDSが生成される。したがってノードNDsがLレベルに初期設定された場合、MOSトランジスタPQ4によりノードNDtがアレイ電源電圧VDDSレベルにプリチャージされる。したがってノードNDsおよびNDtが、電源電圧と接地電圧の間の中間電圧レベルにその電圧レベルが浮き上がるのを防止することができ、インバータIVfおよびIVgにおける貫通電流を防止できる。このとき、内部書き込みデータWDSおよび/WDSは、電源電圧VDDSにしたがってそれぞれLおよびHレベルとなる。

#### [0071]

電源電圧VDDLが電源電圧VDDHよりも先に投入された場合には、電源電圧VDDLにしたがって、NAND回路NA2の出力信号がHレベルとなり、MOSトランジスタNQ4により、ノードNDsが接地電圧レベルに駆動される。電源電圧VDDHが投入されていないときにはまだアレイ電源電圧VDDSもLレベルである。したがってインバータIVfおよびIVgにおいても、その動作電源電圧は供給されていないため、貫通電流は生じない。電源電圧VDDHが投

入され、アレイ電源電圧VDDSもその電圧レベルが上昇すると、ノードNDsは、接地電圧レベルに固定されているため、ノードNDtの電圧レベルも、アレイ電源電圧VDDSの電圧レベルの上昇に従って上昇する。したがって、このノードNDtの電圧レベルは、インバータIVfに対して、常に論理Hレベルであり、この電源電圧VDDH投入時においても、インバータIVfおよびIVgにおいて、貫通電流は生じない。

#### [0072]

主電源投入検出信号/POROHがHレベルの非活性状態となると、インバータIVeの出力信号はLレベルとなり、またNAND回路NA2は、内部書込データWDLの電圧レベルに応じて出力信号を生成する。したがって、内部書き込みデータWDSおよび/WDSの電圧レベルも内部書き込みデータWDLにしたがって決定される。

#### [0073]

図8は、この発明の実施の形態1に従う半導体記憶装置の要部の構成を概略的に示す図である。メモリセルMCの各行に対応してサブワード線SWLが配設され、メモリセルMCの各列に対応してビット線BLおよび/BLが配設される。図8において、1つのサブワード線SWLおよび1対のビット線を代表的に示す。メモリセルMCが、サブワード線SWLとビット線BLの交差部に対応して配置される。ビット線BLおよび/BLはビット線分離ゲートBIGを介してセンスアンプ回路S/Aに結合される。センスアンプ回路S/Aは、列選択ゲートCSGを介して内部書込データ線対IWDLに結合される。この列選択ゲートCSGを介して内部書込データ線対IWDLに結合される。この列選択ゲートCSGに与えられる列選択信号CSLは、電源電圧VDDLの振幅を有するように示す。しかしながら、この列選択信号CSLは、アレイ電源電圧VDDHの振幅を有してもよい。この列選択信号CSLがアレイ電源電圧VDDHの振幅を有する場合には、この列選択信号CSLを発生する部分にレベル変換回路が設けられる

#### [0074]

内部書込データ線IWDLには、ライトドライブ回路WDRが結合される。このライトドライブ回路WDRは、図7に示す構成を有し、アレイ電源電圧VDD

Sを動作電源電圧として受けて書込データWDLから相補内部書込データWDS および/WDSを生成する。

#### [0075]

サブワード線SWLに対し、サブワード線ドライブ回路SWDが設けられる。 このサブワード線ドライブ回路SWDは、メインワード線MWL上のメインワー ド線駆動信号ZMWLとサブデコード信号伝達線SDL上のサブデコード信号S Dに従ってサブワード線SWLを選択状態(昇圧電圧VPPレベル)に駆動する 。補のサブデコード信号/SDも用いられるが、これは示していない。

#### [0076]

メインワード線MWLは、同一行に配列される複数のサブワード線SWLに共通に設けられる。このメインワード線MWLは、メインワード線ドライブ回路20により駆動される。このメインワード線ドライブ回路20は、ロウデコーダRDに含まれ、高電圧VPPを動作電源電圧として受け、ロウデコード回路からのワード線選択信号MXT(振幅VDDLレベル)の信号に従って振幅VPPのメインワード線駆動信号ZMWLを生成する。このメインワード線ドライブ回路20は、先の図6に示す構成を含む。または、このメインワード線ドライブ回路20が図6に示す回路からの振幅VPPの信号にしたがって、対応のメインワード線MWLを駆動してもよい。この場合、図6の構成は、ロウデコード回路とメインワード線駆動回路の間に設けられる。

#### [0077]

サブデコード信号伝達線SDLは、サブデコーダ21に結合される。このサブデコーダ21は、プリデコード信号XDをプリデコードし、高電圧VPPレベルのサブデコード信号SDを生成する。サブデコード信号SDは振幅VPPを有し、選択サブワード線上にサブワード線ドライブ回路SWDを介して伝達される。

# [0078]

ビット線BLおよび/BLには、スタンバイ状態時ビット線BLおよび/BL を中間電圧(=VDDS/2)の電圧レベルにプリチャージするビット線プリチャージ/イコライズ回路BPEが設けられる。このビット線プリチャージ/イコライズ同路BPEは、ビット線プリチャージ/イコライズ制御回路22からのビ ット線イコライズ指示信号BLEQにより、そのプリチャージ/イコライズ動作が制御される。このビット線プリチャージ/イコライズ制御回路22は、DRAM用の電源電圧VDDHを受ける。内部の行系制御回路からの行選択動作活性化信号RACT(振幅VDDLレベル)に従って、振幅VDDHのビット線イコライズ指示信号BLEQを生成する。

#### [0079]

ビット線分離ゲートBIGは、その導通/非導通が、ビット線分離制御回路23からのビット線分離指示信号BLIにより制御される。このビット線分離制御回路23は、行選択動作活性化信号RACT(振幅VDDL)の信号に従って振幅VPPレベルのビット線分離指示信号BLIを生成する。

#### [0080]

センスアンプ回路S/Aは、センスアンプ制御回路24からのセンスアンプ活性化信号SOPおよびSONに従って図示しないセンス電源線およびセンス接地線に結合されてセンス動作を行なう。このセンスアンプ制御回路24は、センスアンプイネーブル信号SAE(振幅VDDL)に従って振幅VDDSのセンスアンプ活性化信号SOPおよびSONを生成する。

#### [0081]

なお、ビット線プリチャージ/イコライズ制御回路22、ビット線分離制御回路23、センスアンプ制御回路24、メインワード線ドライブ回路20およびサブデコーダ21が、図6に示すレベル変換回路と同様の構成を有し、その出力信号の振幅に応じて、高電圧VPPまたはDARM用電源電圧VDDHまたはアレイ電源電圧VDDSを受ける。これらのメインワード線ドライブ回路20、サブデコーダ21、ビット線プリチャージ/イコライズ制御回路22、ビット線分離制御回路23およびセンスアンプ制御回路24に、主電源投入検出信号/POROHが与えられる。ライトドライブ回路WDRに対しても、主電源投入検出信号/POROHが与えられる。

#### [0082]

なお、センスアンプ回路S/Aは、隣接ビット線対により共有されており、シェアードセンスアンプ構成である。この場合、メモリアレイはブロック分割され

ており、図8に示す各制御信号発生部に対してはブロック選択信号が与えられる。このブロック選択信号は、振幅VDDLレベルであり、各制御信号またはデコード信号とブロック選択信号との合成信号が、各回路20-24へ与えられる。 【0083】

メインワード線MWLは、メモリセル行に対応してメモリセルアレイにおいて数多く設けられており、応じてメインワード線ドライブ回路20も、数多く設けられる。したがって、電源投入時の出力段のバッファの貫通電流を抑制することにより、電源投入時の消費電流を低減することができる。

#### [0084]

また、混載DRAMにおいては、列選択信号CSLは、行方向に延在して配設され、ライトデータ線対IWDLは、メモリアレイ上にわたって行方向に延在して配設される。この場合、たとえば128ビットの書込データ線対IWDLが配設される。したがって、ライトドライブ回路WDRの電源投入時の消費電流を低減することにより、電源投入時のライトドライバ全体の消費電流を低減することができる。

#### [0085]

なお、ビット線プリチャージ/イコライズ制御回路22の具体的構成を示していない。しかしながら、図6に示すレベル変換回路の構成において、高電圧VPPに代えて、DRAM用の電源電圧VDDHが用いられれば、ビット線プリチャージ/イコライズ制御回路22を構成するレベル変換回路を実現することができる。

#### [0086]

以上のように、この発明の実施の形態1に従えば、複数電源構成において各電源に対し電源投入検出回路を設け、少なくとも1つの電源投入検出信号が活性状態の間、レベル変換回路に対する電源投入検出信号を活性状態として内部ノードをリセットしており、電源投入順序にかかわらず、レベル変換回路における貫通電流を防止することができ、電源投入時の消費電流を低減することができる。

#### [0087]

#### [実施の形態2]

図9は、この発明の実施の形態2に従う半導体集積回路装置の要部の構成を概略的に示す図である。図9においては、振幅VDDLの信号SigLを、高電圧VPPレベルの振幅の信号SigPに変換する回路を示す。この図9においては、信号Sig1Lを振幅VPPの信号Sig1Pに変換する内部ドライブ回路26aと、振幅VDDLの信号Sig2Lを振幅VPPの信号Sig2Pに変換する内部ドライブ回路26aと、振幅VDDLの信号Sig2Lを振幅VPPの信号Sig2Pに変換する内部ドライブ回路26bを代表的に示す。これらの内部ドライブ回路26aおよび26bは、図8に示す構成において、高電圧VPPを動作電源電圧として使用するメインワード線ドライブ回路20、サブデコーダ21、ビット線分離制御回路23に相当する。

#### [0088]

内部ドライブ回路26aおよび62bの各々は、入力信号SigL(SiglL, SiglL)を高電圧VPPレベルの信号に変換するレベル変換回路27と、このレベル変換回路27の出力信号をバッファ処理して振幅VPPレベルの信号SigP(SiglP, Sig2P)を生成するバッファ回路28を含む。バッファ回路28は、NAND回路28aと、このNAND回路28aの出力信号を受けて信号SigPを生成するインバータとを含む。

#### [0089]

#### [0090]

変換電圧投入検出回路25は、ノードNDeと接地ノードの間に結合され、主電源投入検出信号/POROHをゲートに受けるNチャネルMOSトランジスタNQ7と、主電源投入検出信号/POROHを受けるインバータIVhと、インバータIVhの出力信号に従ってノードNDfを接地ノードに結合するNチャネルMOSトランジスタNQ8と、昇圧電圧供給ノードとノードNDeの間に結合

され、かつそのゲートがノードNDfに結合されるPチャネルMOSトランジスタPQ5と、昇圧電圧供給ノードとノードNDfの間に結合されかつそのゲートがノードNDeに結合されるPチャネルMOSトランジスタPQ6と、ノードNDfの出力信号を反転して変換電圧投入検出信号/POROPを生成するインバータIViを含む。インバータIVhはDRAM用電源電圧VDDHを動作電源電圧として受け、インバータIViは昇圧電圧VPPを動作電源電圧として受ける。

#### [0091]

内部ドライブ回路26aおよび26bにおいてレベル変換回路27は、すべて同一構成を有し、図9においては、内部ドライブ回路26aに含まれるレベル変換回路27の構成要素に対して参照番号を付す。レベル変換回路27は、入力信号Sig1Lに従ってノードNDgを接地ノードに結合するNチャネルMOSトランジスタ27aと、入力信号SigLを受けるインバータ27cと、インバータ27cの出力信号に従ってノードNDhを接地ノードに結合するNチャネルMOSトランジスタ27bを含む。ノードNDgからバッファ回路28に対する信号が取出される。インバータ27cは、ロジック用電源電圧VDDLを動作電源電圧として受ける。

#### [0092]

このレベル変換回路27は、さらに、昇圧電圧供給ノードとノードNDgの間に接続されかつそのゲートがノードNDhに接続されるPチャネルMOSトランジスタ12dと、昇圧電圧供給ノードとノードNDhの間に接続されかつそのゲートがノードNDeに接続されるPチャネルMOSトランジスタ12eを含む。このレベル変換回路27においては、内部ノードNDgおよびNDhの電圧レベルを電源投入時初期設定(リセット)するためのNAND回路は設けられていない。次に、この図9に示す構成の動作を図10に示す信号波形図を参照して説明する。

#### [0093]

時刻T10においてDRAM用の電源電圧VDDHが投入され、その電圧レベルが上昇する。このDRAM用の電源電圧VDDHの投入に従って昇圧電圧VP

Pの電圧レベルが上昇する。電源電圧VDDHがある電圧レベルを超えると、この昇圧電圧VPPが高速で上昇する(昇圧回路がチャージポンプ動作を完全に行なうため)。

#### [0094]

電源電圧VDDHおよび昇圧電圧VPPが安定化しても、ロジック用の電源電 EVDDLはまだ投入されていないため、主電源投入検出信号/POROHはLレベルの活性状態を維持する。したがって、変換電圧投入検出回路25においては、MOSトランジスタNQ7がオン状態であり、ノードNDfが、昇圧電圧VPPレベルに駆動され、インバータIViの出力する変換電圧投入検出信号/POROPは、Lレベルを維持する。

#### [0095]

時刻T11においてロジック用の電源電圧VDDLが投入され、その電圧レベルが上昇する。時刻T12においてこのロジック用の電源電圧VDDLが安定化すると、主電源投入検出信号POROHがHレベルとなり、応じて、変換電圧投入検出信号/POROPもHレベル(昇圧電圧VPPレベル)となる。

#### [0096]

時刻P12以前においては、変換電圧投入検出信号/POROPはLレベルであるため、内部ドライブ回路26a、26b…においてはバッファ回路28からの信号SigPはすべてLレベルを維持する。時刻T11以前において、内部ドライブ回路26a、26bのレベル変換回路27において、入力信号SigL(Sig1L,Sig2L)がLレベルであり、またインバータ27cの出力信号もLレベルであり、ノードNDgおよびNDhが中間電圧レベルに上昇することが考えられる。しかしながら、バッファ回路28においては、この変換電圧投入検出信号/POROPにより、初段のNAND回路の出力信号はHレベルであり、レベル変換回路27のノードNDgが中間電圧レベルとなっても、貫通電流が流れるのが防止される。レベル変換回路27においては、MOSトランジスタ27aおよび27bはオフ状態であり、貫通電流は流れない。これにより、電源投入時の消費電流を低減することができる。

#### [0097]

ロジック用の電源電圧VDDLが投入された後に、DRAM用の電源電圧VD Hが投入された場合、内部ドライブ回路26a、26b…において、レベル変換 回路27の入力信号SigL(Sig1L,Sig2L)の電圧レベルがロジッ ク電源電圧VDDLに対する電源投入検出信号/PORLに従って初期設定され 、MOSトランジスタ27aおよび72bの一方がオン状態、他方がオフ状態と なる。しかしながら、この場合DRAM用の電源電圧VDDHが投入されていな いため、昇圧電圧VPPは、Lレベルを維持しており、この状態においてバッフ ア回路28において貫通電流は流れない。DRAM用の電源電圧VDDHが投入 され、昇圧電圧VPPの電圧レベルが上昇すると、内部ドライブ回路26a、2 6b…のレベル変換回路27においてノードNDeおよびNDhの一方がLレベ ル、他方が昇圧電圧VPPレベルに駆動される。この過渡状態時においても、変 換電圧投入検出信号/POROPはLレベルを維持しており、バッファ回路28 において貫通電流は流れない。レベル変換回路27においても、ノードNDeお よびNDhの一方が昇圧電圧VPPの電圧レベルに従ってその電圧レベルが上昇 する。したがって、このレベル変換回路27においても、貫通電流が流れる経路 は存在せず、電源投入時の消費電流は低減される。

#### [0098]

この図9に示す構成においては、内部ドライブ回路26a、26b…のレベル変換回路27においては、内部ノードNDeおよびNDhの電圧レベルをリセット(初期設定)するためのNAND回路、インバータ回路およびノードNDgをDRAM電源電圧VDDH投入時リセットするためのインバータおよびMOSトランジスタが不要となり、レベル変換回路の占有面積を低減することができる。

#### 「変更例1]

[0099]

図11は、この発明の実施の形態2の変更例1の構成を示す図である。この図11においては、内部ドライブ回路32a、32bは、ロジック用の電源電圧VDDLレベルの振幅の入力信号SigL(Sig1L, Sig2L)を、アレイ電源電圧VDDSレベルの振幅の信号SigS(Sig1s, Sig2S)に変換する。これらの内部ドライブ回路32aおよび32bの各々は、電源電圧VD

#### 特2000-225228

DLレベルの振幅を有する入力信号SigL(SiglL, SiglL)を、アレイ電源電圧VDDSの振幅を有する信号に変換するレベル変換回路 33と、レベル変換回路 33の出力信号をバッファ処理して出力信号SigS(Sigls, Sig2S)を生成するバッファ回路 34を含む。バッファ回路 34は、初段にNAND回路 34 aを含む。

# [0100]

これらの内部ドライブ回路32a、32b…に共通に、振幅VDDHの主電源投入検出信号/POROHのレベル変換を行なって振幅VDDSの変換電圧投入検出信号/POROSを生成する変換電圧投入検出回路30が設けられる。この変換電圧投入検出信号/POROSは、内部ドライブ回路32a、32b…のバッファ回路34の初段のNAND回路34aに与えられる。変換電圧投入検出回路30は、2段の縦続接続されるインバータ30aおよび30bを含み、これらのインバータ30aおよび30bへは、アレイ電源電圧VDDSが動作電源電圧として与えられる。アレイ電源電圧VDDSは、DRAM用の電源電圧VDDHよりもその電圧レベルは低いため、アレイ電源電圧VDDSを動作電源電圧として受けるインバータ30aおよび30bにより、振幅VDDHの主電源投入検出信号/POROHのレベル変換を行なって変換電圧投入検出信号/POROSを生成することができる。

#### [0101]

この図11に示す構成においても、アレイ電源電圧VDDSは、DRAM用電源電圧VDDHを降圧して生成される。したがって、DRAM用の電源電圧VDDHが投入された後に、ロジック用の電源電圧VDDLが投入されても、変換電圧投入検出信号/POROSがLレベルの間、バッファ回路34においてNAND回路34aは、対応のレベル変換回路33の内部ノードの電圧が中間電圧レベルに浮上がっても、貫通電流を生じさせることなく、Hレベルの信号を出力する

#### [0102]

主電源投入検出信号/POROHがHレベルとなると、変換電圧投入検出信号 /POROSもHレベルとなり、内部ドライブ回路32a、32b…が、入力信 号SigL (SiglL, Sig2L) に従って出力信号SigS (SiglS, Sig2S) を生成する。

# [0103]

この図11に示すように、振幅VDDLの信号を振幅VDDSの信号に変換する回路においても、振幅VDDSの変換電圧投入検出信号/POROSを利用することにより、電源電圧投入シーケンスにかかわらず、この電源投入時の消費電流を低減することができ、また、内部ドライブ回路32(32a、32b)のレベル変換回路33の占有面積を低減することができる。

#### [0104]

# [変更例2]


図12は、この発明の実施の形態2の変更例2の構成を概略的に示す図である。図12において、内部ドライブ回路36a、36b…は、ロジック用の電源電圧VDDLの振幅を有する入力信号SigL(Sig1L,Sig2L)をDRAM用の電源電圧VDDHの振幅の信号SigH(Sig1H,Sig2H)に変換する。これらの内部ドライブ回路36a、36b…の各々は、振幅VDDLの入力信号SigLを、振幅VDDHの信号に変換するレベル変換回路38と、レベル変換回路38の出力信号と主電源投入検出信号/POROHとに従って振幅VDDHの出力信号SigHを生成するバッファ回路39を含む。バッファ回路39は、入力初段のNAND回路と、このNAND回路の出力信号を受けるインバータとを含む。この初段のNAND回路39に主電源投入検出信号/POROHが与えられる。

## [0105]

主電源投入検出信号/POROHは、振幅VDDHである。したがって、このような、振幅VDDLの信号を振幅VDDHの信号に変換する回路においても、振幅VDDHの主電源投入検出信号/POROHをバッファ回路へ入力信号として与えることにより、電源投入シーケンスにかかわらず、電源投入時の消費電流を低減することができる(バッファ段における貫通電流が抑制されるため)。

#### [0106]

なお、図9、図11および図12に示す構成は組合せて用いられてもよい。す



# [0107]

主電源投入検出信号/POROHを、図12に示すように、振幅VDDLの信号を振幅VDDHの信号に変換する内部ドライブ回路(VDDL/VDDH変換部)36に含まれるバッファ回路39へ与える。レベル変換回路25からの変換電圧投入検出信号/POROPを、図9に示すような振幅VDDLの信号を振幅VPPの信号に変換するVDDL/VPP変換部(内部ドライブ回路)26に含まれるバッファ28へ与える。レベル変換回路30からの変換電圧投入検出信号/POROSを、図11に示すような、振幅VDDLの信号を振幅VDDSの信号に変換するVDDL/VDDS変換部(内部ドライブ回路)32のバッファ回路34へ与える。

# [0108]

電源電圧VDDHおよびVDDLの投入シーケンスにかかわらず、振幅VDD Lの信号を、DRAM用電源電圧VDDHおよびこのDRAM用電源電圧VDD Hから生成される内部電圧の振幅の信号に変換するレベル変換回路における貫通 電流を確実に防止することができる。

# [0109]

以上のように、この発明の実施の形態2に従えば、レベル変換を行なう回路において、このレベル変換後の信号の振幅と同じ振幅を有する電源投入検出信号を生成して、レベル変換後の信号をバッファ処理する回路へ入力信号として与えることにより、確実に、電源投入シーケンスにかかわらず電源投入時の貫通電流を抑制し、応じて消費電流を低減することができる。また、レベル変換回路においては、電源投入時の内部ノードの電圧レベルをリセット(初期設定)するための構成要素が不要となり、その占有面積が低減される。

# [0110]

[実施の形態3]

図14は、この発明の実施の形態3に従う電源投入検出信号発生部の構成を概略的に示す図である。図14において、電源投入検出信号発生部は、ロジック用の電源電圧VDDLの投入を検出する電源投入検出回路40と、DRAM用電源電圧VDDHから昇圧電圧VPPを生成する昇圧回路42と、昇圧回路42からの昇圧電圧VPPの電圧レベルに従って高電圧投入検出信号/PORPを生成する高電圧投入検出回路44と、電源投入検出信号/PORLおよび高電圧投入検出信号/PORPがともに非活性状態となると非活性化される主電源投入検出信号/POROPを生成する主電源投入検出回路46とを含む。主電源投入検出回路46からの主電源投入検出信号/POROPは、振幅VPPを有する。この主電源投入検出回路46の構成は、先の図3に示す主電源投入検出回路12の構成において、DRAM用電源電圧VDDHに代えて昇圧電圧VPPが用いられる。また、検出信号/PORHに代えて、信号/PORPが用いられる。振幅VDDHの主電源投入検出信号/POROHに代えて、昇圧電圧VPPレベルの振幅を有する主電源検出信号/POROPを生成することができる。

# [0111]

この電源投入検出信号発生部は、さらに、主電源投入検出信号/POROPを アレイ電源電圧VDDSレベルの振幅を有する変換電圧検出信号/POROSに 変換するレベル変換回路50と、DRAM用電源電圧VDDHの振幅を有する信 号/PORHにこの主電源投入検出信号/POROPを変換するレベル変換回路 52を含む。主電源投入検出信号/POROPは、振幅VDDLの信号を振幅V PPの信号に変換するVDDL/VPP変換部26(図9参照)のバッファ回路 28へ与えられる。

#### [0112]

レベル変換回路50からの変換電圧投入検出信号/POROSは、振幅VDDLの信号を振幅VDDSの信号に変換するVDDL/VDDS変換部32(図11参照)のバッファ回路34へ与えられる。レベル変換回路52からの変換電圧投入検出信号/POROHは、振幅VDDLの信号を振幅VDDHの信号に変換するVDDL/VDDH変換部36(図12参照)のバッファ回路39へ与えられる。

# [0113]

この図14に示す構成においても、昇圧電圧VPPは、DRAM用電源電圧VDDHから生成されており、昇圧電圧VPPが安定化した場合、DRAM用の電源電圧VDDHも安定化している。したがって、この主電源投入検出回路46からの主電源投入検出信号/POROPは、ロジック用の電源電圧VDDLが投入されて安定化され、またDRAM用電源電圧VDDHが投入されて安定化し、また応じて、昇圧電圧VPPが安定化すると非活性状態となる。したがって、内部電圧(電源電圧)が安定化するまで、内部のレベル変換回路をリセット状態に保持することができ、電源投入時の貫通電流を抑制することができる。

#### [0114]

電源投入検出信号/PORLは、電源電圧VDDLを使用する(レベル変換を 行なわない)回路の内部ノードを初期設定(リセット)するために利用される。 また、高電圧投入検出信号/PORPは、この昇圧電圧(高電圧)を消費する( 電圧レベル変換を行なわない)回路の内部ノードをリセットするために利用される。

#### [0115]

### [変更例]

図15は、この発明の実施の形態3の変更例の構成を概略的に示す図である。図15において、電源投入検出信号発生部は、DRAM用電源電圧VDDHを降圧してアレイ電源電圧VDDSを生成する降圧回路(内部電源回路)60と、この降圧回路60からのアレイ電源電圧VDDSが安定状態になるのを検出する内部電源投入検出回路62と、ロジック用電源電圧VDDLの投入を検出する電源投入検出回路40からの電源投入検出信号/PORLと内部電源投入検出回路62からの内部電源投入検出信号/PORSに従って主電源投入検出回路62からの内部電源投入検出回路64を含む。この主電源投入検出回路64に、図3に示す構成と同様の構成を有し、振幅VDDSの主電源投入検出回路64は、図3に示す構成と同様の構成を有し、振幅VDDSの主電源投入検出信号/POROSを生成する。この主電源投入検出回路64は、図3に示す構成において、電源電圧VDDHに代えて、アレイ電源電圧VDDSが用いられる。また、信号/PORHに代えて信号/PORSが用いられる。

# [0116]

降圧回路60は、基準電圧とアレイ電源電圧VDDSの差に応じて電源ノードから出力ノード(アレイ電源線)へ電流を供給する回路で構成され、外部からのDRAM用電源電圧VDDHを降圧して、アレイ用電源電圧VDDSを生成する

#### [0117]

電源投入検出信号発生部は、さらに、主電源投入検出回路64からの振幅VDDSの主電源投入検出信号/POROSを振幅VPPの変換電圧投入検出信号/PORPを生成するレベル変換回路66と、振幅VDDSの主電源投入検出信号/PORSを振幅VDDHの電源投入検出信号/POROHに変換するレベル変換回路68を含む。電圧VDDSは、電圧VPPおよび電圧VDDHよりも低いため、これらのレベル変換回路66および68の構成は、先の図9に示すレベル変換回路25の構成と同じである。

#### [0118]

DRAM用電源電圧VDDHに従ってアレイ電源電圧VDDSが生成される。アレイ電源電圧VDDSが安定化するときには、DRAM用電源電圧VDDHも安定化している。したがって、主電源投入検出回路64からの主電源投入検出信号/POROSを、投入検出信号/PORLおよび/PORSに従って生成することにより、アレイ電源電圧、およびDRAM用電源電圧VDDH、およびロジック用の電源電圧VDDLが安定した状態を検出することができる。DRAM用の電源電圧VDDHが安定した状態では、昇圧電圧VPPも安定化している。したがって、アレイ電源電圧VDDSおよびロジック用の電源電圧VDDLの安定タイミングを主電源投入検出信号/POROSで検出し、この主電源検出信号/POROSに従って、VDDL/VPP変換部に対する投入検出信号/PORO PおよびVDDL/VDDH変換部に対する投入検出信号/PORO PおよびVDDL/VDDH変換部に対する投入検出信号/PORO Hを生成することにより、各レベル変換回路において、電源投入時の貫通電流を防止することができ、応じて消費電流を低減することができる。

#### [0119]

図14および図15に示す構成において、主電源投入検出信号としては、内部

で最も遅いタイミングで安定状態となる電圧に対する投入検出信号が用いられればよい。たとえば、昇圧電圧VPPが、アレイ電源電圧VDDSよりも遅いタイミングで安定状態となる場合には、昇圧電圧VPPに対する電源投入検出信号/POROPを、主電源投入検出信号として利用すればよい。昇圧電圧VPPが、アレイ電源電圧VDDSよりも早いタイミングで確定状態となる場合には、このアレイ電源電圧VDDSを用いた主電源投入検出信号/POROSを利用すればよい。これにより、内部の電圧がすべて安定した状態で、内部をリセット状態から開放することができる。

### [0120]

# [他の適用例]

上述の説明において、ロジックとDRAMとが混載されるシステムLSIについて説明した。しかしながら、たとえばロジックとフラッシュEEPORM(電気的に書込消去可能な不揮発性メモリ)とが同一半導体チップ上に形成され、ロジック電源電圧およびメモリ電源電圧が別系統で与えられる構成において、フラッシュEEPROM内において、信号のレベル変換を行なう必要がある場合、本発明は適用可能である。すなわち、複数系統の電源電圧が用いられ、その内部で、複数種類の内部電圧を生成する半導体集積回路装置に本発明は一般に適用可能である。

#### [0121]

#### 【発明の効果】

以上のように、この発明に従えば、複数系統の電源が設けられているとき、すべての電源電圧が安定化するまで内部ノードをリセットするための主電源投入検出信号を活性状態に維持しており、内部ノードの電圧レベルが不安定となり、応じて内部で貫通電流が生じるのを防止することができ、電源投入時の消費電流を低減することができる。

#### [0122]

すなわち、第1および第2の電源電圧の投入を検出し、これらの第1および第2の電源投入検出信号の少なくとも一方が活性状態の間主電源投入検出信号を活性状態としており、この第1および第2の電源電圧を動作電源電圧として受ける

回路の内部ノードを正確にリセット状態に維持することができ、内部ノードの電 圧のレベルの浮き上がりによる貫通電流が生じるのを防止することができ、電源 投入時の消費電流を低減することができる。

#### [0123]

٠,

また、主電源投入検出回路を、第1および第2の電源投入検出信号に応答して 第1のノードをそれぞれリセットする第1および第2のリセット素子を設け、こ の第1および第2の電源投入検出信号がともに非活性化するとこの第1のノード を第2の電圧レベルに設定して主電源投入検出信号を非活性化することにより、 正確にこれらの第1および第2の電源電圧の投入シーケンスに関わらず主電源投 入検出信号を、これらの第1および第2の電源電圧が安定化するまで活性状態に 維持することができる。

# [0124]

また、主電源投入検出回路を、第1および第2の電源投入検出信号の少なくとも一方が活性状態の間第1の電源電圧レベルの振幅を有する主電源投入検出信号を活性化することにより、この第2の電源電圧レベルの振幅を有する信号を第1の電源電圧レベルの振幅を有する信号に変換する回路を正確に初期状態にリセットして、貫通電流の発生を防止することができる。

#### [0125]

また、この主電源投入検出信号に従って第2の電源電圧の振幅の信号を内部電圧の振幅の信号に変換するレベル変換回路を主電源投入検出信号で初期状態にリセットすることにより、この電源投入時において、このレベル変換回路における電源投入時の貫通電流を防止することができる。

#### [0126]

また、内部電圧がこの第2の電源電圧よりも電圧の高い昇圧電圧の場合、主電源投入検出信号の振幅をこの昇圧電圧レベルとすることにより、正確にこの昇圧電圧レベルの信号を生成する回路における電源投入時の消費電流を抑制することができる。

#### [0127]

また、内部電圧が第1の電源電圧よりも電圧レベルの低い降圧電圧の場合、主

電源投入検出信号の振幅をこの降圧電圧レベルとすることにより、正確にこの降圧電圧レベルの信号を生成する回路の電源投入時の貫通電流を防止することができる。

#### [0128]

また、第1の電源電圧レベルの振幅の主電源投入検出信号を生成して、第2の 電源電圧レベルの振幅の信号を第1の電源電圧レベルの振幅の信号に変換する回 路へ与えることにより、容易にこのレベル変換回路における電源投入時の貫通電 流を抑制することができる。

#### [0129]

また、第1の電源電圧レベルの振幅の主電源投入検出信号を内部電圧レベルの振幅の信号に変換した後、第2の電源電圧レベルに振幅を有する信号を内部電圧レベルの振幅を有する信号に変換する回路のレベル変換された信号をバッファ処理する回路へ与えることにより、確実に、およびレベル変換回路およびバッファ回路における貫通電流が生じるのを防止することができる。またレベル変換回路の構成を簡略化することができ、レイアウト面積を低減することができる。

# [0130]

この内部電圧を、第1の電源電圧を昇圧する回路で生成することにより、昇圧 信号の振幅を有する信号生成部における電源投入時の貫通電流を抑制することが できる。

#### [0131]

また、第1の電源電圧を降圧して内部電圧を生成する回路を設けることにより、この降圧信号の振幅を有する回路の電源投入時の貫通電流を抑制することができる。

#### [0132]

また、第1の電源電圧を内部電圧として伝達することにより、第2の電源電圧 レベルの振幅の信号を第1の電源電圧レベルの信号に変換する回路における電源 投入時の貫通電流を抑制することができる。

### [0133]

また、第1の電源電圧が第1の内部電圧を生成し、この内部電圧の電圧レベル

に従って内部電圧投入検出信号を活性化し、かつ第2の電源電圧の投入を検出する回路とを設け、これらの内部電圧投入検出信号と電源投入検出信号とに従って少なくとも一方が活性状態の間活性状態を維持する主電源投入検出信号を生成することにより、正確にこの内部電圧および第2の電源電圧が安定化するまで内部ノードを初期状態にリセットすることができ、第2の電源電圧の振幅を有する信号を内部電圧レベルの信号に変換する回路の貫通電流を抑制することができる。

#### [0134]

また、この主電源投入検出信号を、レベル変換回路へ与えることにより、容易 にこのレベル変換回路における電源投入時の貫通電流を抑制することができる。

#### [0135]

主電源電圧投入検出信号をさらにレベル変換して変換投入検出信号を生成し、 この変換投入検出信号の振幅と等しい振幅の信号を第2の電源電圧レベルの振幅 の信号から生成するレベル変換回路へ与えることにより、正確にこのレベル変換 回路における電源投入時の消費電流を提言することができる。

#### [0136]

また、この変換投入検出信号を、レベル変換回路の出力段のバッファ回路に与 えることにより、容易にバッファ回路およびレベル変換回路の貫通電流を抑制す ることができる。

#### [0137]

また、これらの内部電圧として、昇圧電圧または降圧電圧をそれぞれ利用することにより、これらの内部昇圧電圧レベルの振幅を有する信号または降圧電圧レベルの振幅を有する信号を生成する回路の電源投入時の消費電流を抑制することができる。

#### [0138]

また、これらの第1および第2の電源電圧を記憶装置に与え、また第2の電源電圧をロジック回路へ与えることにより、ロジックと記憶装置とが同一半導体チップ上に集積化される半導体集積回路装置において、電源投入シーケンスに関わらず正確に電源投入時の消費電流を抑制することができる。

#### 【図面の簡単な説明】


- 【図1】 この発明に従う半導体集積回路装置の全体の構成を概略的に示す図である。
- 【図2】 この発明に従う半導体集積回路装置における電源投入検出信号の分配を概略的に示す図である。
  - 【図3】 図1に示す主電源投入検出回路の構成の一例を示す図である。
  - 【図4】 図3に示す主電源投入検出回路の動作を示す信号波形図である。
  - 【図5】 図3に示す主電源投入検出回路の動作を示す信号波形図である。
  - 【図6】 図2に示す2電圧使用回路の構成の一例を示す図である。
  - 【図7】 図2に示す2電圧使用回路の他の構成を示す図である。
- 【図8】 この発明の実施の形態1における半導体記憶装置の要部の構成を 概略的に示す図である。
- 【図9】 この発明の実施の形態2における半導体集積回路装置の要部の構成を概略的に示す図である。
  - 【図10】 図9に示す主電源投入検出回路の動作を示す信号波形図である
  - 【図11】 この発明の実施の形態2の変更例1の構成を示す図である。
  - 【図12】 この発明の実施の形態2の変更例2の構成を示す図である。
- 【図13】 この発明の実施の形態2の変更例3の構成を概略的に示す図である。
- 【図14】 この発明の実施の形態3に従う電源投入検出部の構成を概略的に示す図である。
  - 【図15】 この発明の実施の形態3の変更例1の構成を概略示す図である
  - 【図16】 従来の半導体記憶装置の構成を概略的に示す図である。
- 【図17】 この発明が適用される半導体集積回路装置の構成の一例を示す 図である。
- 【図18】 図17に示す半導体集積回路装置におけるレベル変換回路の構成を示す図である。
  - 【図19】 図17に示す内部電圧発生回路の電圧発生シーケンスの一例を

示す図である。


【符号の説明】

1 半導体集積回路装置、DM DRAMマクロ、LG ロジック、IVGA 内部電圧発生回路、2 電源投入検出器、10,11 電源投入検出回路、12 主電源投入検出回路、13a VDDL使用回路、13b VDDH使用回路、13c 2電圧使用回路、20 メインワード線ドライブ回路、21 サブデコーダ、22 ビット線プリチャージ/イコライズ制御回路、23 ビット線分離制御回路、24 センスアンプ制御回路、WDR ライトドライブ回路、25 変換電圧投入検出回路、26a,26b 内部ドライブ回路、27 レベル変換回路、28 バッファ回路、30 変換電圧投入検出回路、32a,32b 内部ドライブ回路、33 レベル変換回路、34 バッファ回路、36a,36b 内部ドライブ回路、38 レベル変換回路、39 バッファ回路、40電源投入検出回路、42 昇圧回路、44 高電圧投入検出回路、46 主電源投入検出回路、50,52 レベル変換回路、60 降圧回路、62 内部電源投入検出回路、50,52 レベル変換回路、60 降圧回路、62 内部電源投入検出回路、64 主電源投入検出回路、64 主電源投入検出回路、66,68 レベル変換回路。


【書類名】図面【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




[図10]




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】



【図18】



# 【図19】



# 特2000-225228

【書類名】

要約書

【要約】

【課題】 多電源構成の半導体集積回路装置において、電源投入時における消費 電流を低減する。

【解決手段】 複数の電源電圧 (VDDL, VDDH) に対し電源投入検出回路を設け、これらの電源投入検出信号の少なくとも一方が活性状態の間主電源投入検出信号を活性状態に維持して内部ノードをリセットする。

【選択図】

図1

# 出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社

特2000-225228

# 出 願 人 履 歴 情 報

識別番号

[591036457]

1. 変更年月日

1991年 2月26日

[変更理由]

新規登録

住 所

東京都千代田区大手町2丁目6番2号

氏 名

三菱電機エンジニアリング株式会社